Altera 무작정 해보기.(2)

1. 프로젝트 생성 

 - File -> New Project Wizard 

 - 위에서부터 Project Directory, Project Name, Entity Name을 기입한다. 
    Entity Name은 실제 코딩할때에도 동일하게 해주어야한단다. Hello_FPGA로.. ㅎㅎ  
    그런다음 Next! 

- 파일 추가 및 라이브러리 Path. 
  C로치면 헤더파일이나 라이브러리 경로를 설정해주는거 같은데.. 필요없으니 Next!

- Device Family 설정. 
  Family 선택 -> Package와 Pin Count를 정하면 어느정도 정리가되어서 나오니, Device선택에서 
  EPM7064STI44-7 선택후 Next!

- EDA Tool Setting
  시뮬레이션, 타이밍아날라이저 외부툴 셋팅하는거라는데.. 모르니 Next!

- 프로젝트 경로및 디바이스등 정보를 확인하고 Finish!

- 프로젝트가 생성된 화면이다. 이제 소스파일을 추가해줘야한다.

- 소스파일을 추가하기 위해서 File - New 클릭

- Verilog HDL File 선택후 OK!

- 새로만든 소스파일(Verilog1.v)에서 커서가 껌뻑껌뻑 거리고 있다.

  int main(void)
  {
       return 0;
  }  
  라고 본능적으로 적을뻔..

이제는 동작되는 소스를 작성해야하므로 쪼끔만 학습뒤에 다시 3편으로 고고싱 ~