VHDL
-
Altera 무작정 해보기.(2)카테고리 없음 2011. 8. 8. 17:38
1. 프로젝트 생성 - File -> New Project Wizard - 위에서부터 Project Directory, Project Name, Entity Name을 기입한다. Entity Name은 실제 코딩할때에도 동일하게 해주어야한단다. Hello_FPGA로.. ㅎㅎ 그런다음 Next! - 파일 추가 및 라이브러리 Path. C로치면 헤더파일이나 라이브러리 경로를 설정해주는거 같은데.. 필요없으니 Next! - Device Family 설정. Family 선택 -> Package와 Pin Count를 정하면 어느정도 정리가되어서 나오니, Device선택에서 EPM7064STI44-7 선택후 Next! - EDA Tool Setting 시뮬레이션, 타이밍아날라이저 외부툴 셋팅하는거라는데.. 모르니 ..
-
Altera 무작정 해보기.(1)임베디드/FPGA 2011. 8. 8. 16:46
ALTERA사의 MAX7000시리즈. PLD(Programmable Logic Device) 를 써야한다.. 책은 실습으로 배우는 VHDL, VERILOG HDL 디지털 설계와 합성의 길잡이 뿐.. 실습으로 배우는 VHDL 내용중 Quartus II 로 VHDL코드로 설계하는것이 나와있다. 하지만 난 VerilogHDL을 써야한다... (솔직히 아직 VHDL이랑 VerilogHDL 둘다 모른다.. -_-; 아는건 C뿐..) VHDL과 VerilogHDL 차이점을 기술해놓은링크. http://www.angelfire.com/in/rajesh52/verilogvhdl.html 죄다 영어다.. -_-.... 그림두장 달랑있고 Only Text뿐.. OTL. [질문] VHDL 과 Verilog HDL의 명확한 ..
-
VHDL의 개요 및 기초문법Programming/VHDL 2010. 9. 6. 10:12
출처 : http://myhome.naver.com/zxcv0070/vhdl/vhdl.htm ◑ VHDL(Very High Speed Integrated Circuit Hardware Description Language) 특징 VHDL은 IEEE에 의해 공인되어 하드웨어 개발과 문서화에 표준언어로 사용된다. 광범위한 기술 능력으로 시스템 레벨에서 게이트 레벨까지 하드웨어 회로 표현이 가능하다. ◑ VHDL 규칙과 표현 1. VHDL의 규칙 VHDL은 다른 언어와는 달리 대소문자의 구분을 요구하지 않는다. 파일명은 반드시 공백을 가지지 않는 문자열이어야 한다. VHDL에서 문장간의 구별은 여느 프로그램 언어와 같이 세미콜론( ; )으로 표시한다.또한 주석은 "--"로 표시하며 이는 VHDL의 수행에는 영..